Cadence Base PVS 22.20.000: Công cụ thiết kế mạch tích hợp

Mục Lục Nội Dung

Cadence Base PVS

Cadence PVS (Physical Verification System) là hệ thống xác minh vật lý hàng đầu, hỗ trợ kiểm tra xuyên suốt các giai đoạn thiết kế, từ xác thực ràng buộc đến đánh giá độ tin cậy. PVS tích hợp liền mạch với các nền tảng thiết kế tiêu chuẩn ngành của Cadence như Virtuoso (cho thiết kế tùy chỉnh/tương tự), Innovus (cho thiết kế số) và các luồng thiết kế tín hiệu hỗn hợp, mang đến một giải pháp xác minh vật lý toàn diện và đồng bộ.

Sử dụng PVS, người dùng có thể tự tin hoàn thành các bài kiểm tra xác nhận thiết kế nâng cao như DRC (Design Rule Check) và LVS (Layout Versus Schematic). PVS hoạt động hiệu quả với các bộ quy tắc được cung cấp bởi các xưởng đúc, đồng thời trang bị các công cụ gỡ lỗi mạnh mẽ, giúp rút ngắn thời gian khắc phục lỗi và nâng cao hiệu suất làm việc. Giải pháp này hỗ trợ các công nghệ quy trình tiên tiến (bao gồm tạo mẫu kép, ba, bốn lớp, 3D-IC, quy tắc FinFET, trích xuất thiết bị nâng cao) và mở rộng khả năng xác minh vật lý sang kiểm tra độ tin cậy của thiết kế và xác thực ràng buộc. Hơn nữa, PVS còn có khả năng xử lý phân tán, tăng tốc độ xử lý đáng kể mà không cần phần cứng chuyên dụng.

Tính năng

Đã được chứng minh trong sản xuất qua hàng nghìn lần ghi băng.
Giảm thời gian gỡ lỗi với các giải pháp gỡ lỗi tương tác mạnh mẽ và trực quan.
Tích hợp trong bộ nhớ với môi trường Virtuoso giúp giảm số lần lặp lại xác minh toàn bộ chip và cải thiện năng suất.
Kiểm tra Quy tắc Thiết kế (DRC): Tự động kiểm tra để đảm bảo bố cục thiết kế tuân thủ các quy tắc từ xưởng đúc, ngăn ngừa sự cố trong quá trình chế tạo.
Đối chiếu Bố cục và Sơ đồ (LVS): So sánh bố cục vật lý (GDSII) với sơ đồ nguyên bản, đảm bảo sự khớp nhau và duy trì đúng chức năng mạch.
Kiểm tra Hiệu ứng Ăng-ten: Phát hiện các vấn đề liên quan đến hiệu ứng ăng-ten, vốn có thể gây lỗi chế tạo như hình thành oxit cổng không hoàn chỉnh.
Kiểm tra Quy tắc Điện (ERC): Phát hiện vi phạm quy tắc điện ảnh hưởng hiệu suất và độ tin cậy, bao gồm kiểm tra ngắn mạch, hở mạch.
Xác minh vật lý: Thực hiện đa dạng kiểm tra như tính nhất quán lớp, khoảng cách, chiều rộng để đảm bảo bố cục có thể sản xuất.
Hỗ trợ Quy tắc Tùy chỉnh: Cho phép người dùng định nghĩa quy tắc riêng theo yêu cầu công nghệ hoặc dự án, tăng tính linh hoạt cho quá trình xác minh.
Tốc độ và Hiệu suất: Tối ưu hóa cho thiết kế quy mô lớn, rút ngắn thời gian xác minh, yếu tố then chốt trong thiết kế IC hiện đại.
Tích hợp với Công cụ Khác: Tương thích tốt với các công cụ Cadence và bên thứ ba, tạo luồng thiết kế và xác minh liền mạch.
Trực quan hóa Kết quả: Cung cấp công cụ hiển thị báo cáo vi phạm, hỗ trợ người dùng nhanh chóng hiểu và chỉnh sửa hiệu quả.
Xử lý Hàng loạt & Tự động hóa: Hỗ trợ xử lý hàng loạt cho nhiều bố cục cùng lúc và khả năng viết script tự động hóa tác vụ.